![]() | |
---|---|
Llançament | 1997 ![]() |
Característiques de CPUs | |
Conjunt d'instruccions | Xtensa |
Microarquitectura | RISC |
Lloc web | tensilica.com ![]() |
L'arquitectura Xtensa és una família de microprocessadors de 32 bits tipus RISC dissenyada per l'empresa fabless Tensilica, adquirida per l'empresa fabless Cadence, creada l'any 1988 i amb seu a San Jose, California.[1]
L'arquitectura Xtensa té com a principal propietat que es pot adaptar a les necessitats del client (disseny custom):[2]
Xtensa 9 | Xtensa LX4 | |
Opcions més importants : | ||
Max16 | Sí | Sí |
MUL16/MUL32 | Sí | Sí |
Coma flotant | Sí | Sí |
Vectra LX | No disponible | Sí |
HiFi 2 Audio | No disponible | Sí |
ConnX D2 DSP engine | No disponible | Sí |
ConnX Baseband Engines | No disponible | Sí |
Linux MMU | Sí | Sí |
Opcions Pipeline/Architectura : | ||
Etapes pipeline | 5 | 5/7 |
FLIX Technology | No disponible | Sí |
Processor Interface Options | ||
PIF and XLMI | Sí | Sí |
Unitats Load/Store | 1 | 1 o 2 |
Designer-Defined Ports and Queues | Limitat | Sí |